问题[makefile]

有些文件具有相同的基本名称但扩展名不同。例如：
foo.ex1
foo.ex2
foo.txt

在对每个依赖文件进行一些操作之后，需要从 Makefile 中获取基本名称类似于目标但扩展名类似于依赖文件的文件。例如：
foo.bar.ex1
foo.bar.ex1
foo.bar.txt

通过 MSFT，nmake.exe这一切可以简单、轻松地完成。
例如，使用 shell 命令：

foo.bar.txt : foo.???
    ! @<<tmp.bat
for /F "usebackq" %%G in (`dir /b $?`) do (
     for /F "usebackq delims=" %%H in (`type %%G ^|findstr /bvl "Remove me gently"`) \
        do (1>>$(@B)%%~xG echo %%H)
 )
<<

或者在 PowerShell 中这样：

PS = PowerShell.exe
PSFLAGS = -NoLogo -NoProfile -Command

foo.bar.txt : foo.???
    ! @$(PS) $(PSFLAGS) $$ext=(Get-Item $?).Extension; (Get-Content $?) -notmatch 'Remove me gently' \
        ^| Out-File $(@B)$$ext

一般来说，在这两种情况下，输出都是以下文件：
foo.bar.ex1
foo.bar.ex2
foo.bar.txt

也就是说，您需要对每个依赖文件执行一些操作，并将结果保存到一个新文件中。新文件的名称由目标的基本名称（即本例中为 foo.bar）和当前正在执行操作的依赖文件的扩展名组成。

请告诉我，GNU 中有类似的东西吗make？

使用命令构建（通常是内核、驱动程序、内核模块）时make，您可以看到（而不是编译命令）如下所示：

    CC arch/arm/vdso/vdso-offset.c
    CAT arch/arm/boot/Image
    GZIP arch/arm/boot/zImage-dtb

gcc -lcrypto main.c -o main如何显示此类消息而不是命令（如）？

有一个Makefile：

ROOT_DIR = $(PWD)
BUILD_DIR = $(ROOT_DIR)/build
CXX = g++ 

SOURCES = $(wildcard $(ROOT_DIR)/*.cc)
OBJS = $(patsubst %.cc, %.o, $(subst $(ROOT_DIR), $(BUILD_DIR), $(SOURCES)))

$(OBJS) : $(SOURCES)
    @echo $< $@
    $(CXX) -c -o $@ $<

all: $(OBJS)
    $(CXX) $? $<

clean:
    rm $(BUILD_DIR)/*o

print : $(ROOT_DIR)/*.cc
    @echo "OBJS" $(OBJS)
    @echo "SOURCES" $(SOURCES)
    @echo "@" $@
    @echo "<" $<
    @echo "^" $^
    @echo "*" $*

以及来源所在的目录：

build  main.cc  Makefile  smb1.cc  smb1.h  smb1_tr.cc

调用规则时，$(OBJS) : $(SOURCES)它仅适用于列表中的第一个文件。

$(OBJS) : %.cc 如果你写了没有组装先决条件的规则，它也根本不起作用。（例如，尝试将打印规则中的字符替换为。*）%

我究竟做错了什么？

GNU Make 4.1

您可以在此处下载整个目录：https ://disk.yandex.ru/d/r-wId25734YCwA

在编写程序的过程中，添加了头文件，如果头文件发生了变化，有时会忘记添加文件重新编译的跟踪。我写了一个双重健忘控制：

header1.h：

# ifndef CONTROLheader1h
# error not CONTROLheader1h
# endif
...

header2.h：

# ifndef CONTROLheader2h
# error not CONTROLheader2h
# endif
...

来源.c：

# define CONTROLheader1h
# define CONTROLheader2h
...
# include <header1.h>
# include <header2.h>

然后我手动跟踪Makefile忘了是否添加依赖：

生成文件：

source.o : source.c header1.h header2.h
...

问题：什么是方便的拼写选项Makefile，以免忘记依赖关系。

CC = gcc
CFLAGS = -c –Wall
EXECUTABLE = prog
SOURCES = main.c foo.c

OBJECTS=$(SOURCES: .c=.o)

all: $(SOURCES) $(EXECUTABLE)
$(EXECUTABLE) : $(OBJECTS)
        $(CC) $(OBJECTS) –o $@
.c.o:
        $(CC) $(CFLAGS) $< -o $@
clean:
        rm–rf*.o *.exe

关于 < 符号找到的信息，但对象变量中的相等是什么？我怀疑这会在一行中同时设置 2 个依赖项（使用 .c 和 .o）